新闻动态
国产数字机 测试中国芯
荆门bb贝博艾弗森官方网站科技推出LPDDR4/LPDDR4X协同测试解决规划:沉构高性价比内存测试蹊径
阅读:1676
随着LPDDR5/LPDDR5X在旗舰智能手机中的急剧遍及,,,,,LPDDR4及LPDDR4X凭借其成熟的出产工艺、优异的能效比以及极具竞争力的芯片成本,,,,,依然是中端移动设备、平板电脑、超薄笔记本电脑、汽车电子及嵌入式系统等领域的主题内存选择。。。。。。。然而,,,,,传统测试规划在面对这类成熟芯片时,,,,,却面对着日益凸起的成本与效能矛盾:
FT测试成本高:AC参数测试(时序参数、时钟频率、成立/维持功夫等)与高速接口测试(DQ/DQS信号齐全性、抖动容限、误码率等)对测试设备要求极高,,,,,依赖高端ATE设备,,,,,导致单颗芯片测试成本居高不下。。。。。。。
SLT测试效能低:系统级验证必要在真实设备或模拟环境中运行,,,,,环境复杂、故障定位难题、测试效能低、兼容性覆盖不及。。。。。。。若何在保障质量的前提下,,,,,为LPDDR4/LPDDR4X这类成熟但用量巨大的存储芯片提供更经济高效的测试蹊径,,,,,已成为产业链的共同诉求。。。。。。。
bb贝博艾弗森官方网站科技解决规划:协同优化测试流程
针对上述挑战,,,,,bb贝博艾弗森官方网站科技依附在半导体测试领域的深厚堆集,,,,,创新性地推出了“低速FT测试 + 高并SLT测试”协同规划,,,,,通过流程沉构与工作再分配,,,,,在不就义测试覆盖度的前提下,,,,,显著降低测试成本并提升测试效能。。。。。。。
1. 低速FT测试:聚焦基础验证,,,,,降低设备依赖
该规划在FT阶段选取bb贝博艾弗森官方网站科技自研的ST2500E/ST2500EX测试机,,,,,专一于芯片封装后的主题基础验证,,,,,对LPDDR4/LPDDR4X芯片进行精准的“瘦身”测试:
?测试领域:DC参数测试、基础职能测试、靠得住性测试等主题项目,,,,,确保芯片根基电气个性达标
? ALPG职能支持:内置存储测试算法天生能力,,,,,支持MarchC、Rowhammer、Data Retention、Continuity Data等20余种通例存储测试算法
? 成本优化逻辑:将高速测试需要后移至SLT环节,,,,,预防FT阶段对高端ATE设备的依赖,,,,,大幅降低测试机台投入与单颗测试成本
2. 高并SLT测试:系统级深度验证,,,,,补全测试维度,,,,,极速吞吐
在SLT环节,,,,,bb贝博艾弗森官方网站科技选取高并测分选机 + 自研FPGA测试板与CPU测试板双架构规划,,,,,实现FT阶段省略的AC参数测试、高速接口测试以及真实系统场景验证,,,,,将测试吞吐量推向极致:
? 并测能力:支持256颗芯片同步测试,,,,,彻底开释产能
? 参数调控:
- 速度领域:1066-4266 MT/s可调
- 电压精度:VDD1/VDD2/VDDQ ±5mV可调
- 电流监测:Idd1/Idd2/Iddq ≤2mA精度
? 环境覆盖:支持-40℃至125℃全温域测试
? 时序验证:支持tCL/tWR/tRFC等关键时序参数自适应测试
规划亮点:低成本、高效能的协同测试之路
1、测试项目协同:将FT阶段省略的AC/高速测试融入SLT环节
在传统测试流程中,,,,,AC参数测试与高速接口测试往往依赖高端ATE设备在FT阶段实现,,,,,导致测试成本居高不下。。。。。。。bb贝博艾弗森官方网站科技解决规划沉新划分测试工作:FT阶段仅保留DC参数测试、基础职能测试和靠得住性测试,,,,,自动省略对设备要求较高的AC与高速测试项目;;;;;;;而将这些项目后移至SLT阶段,,,,,利用系统级环境实现验证。。。。。。。这种测试项主张前后协同,,,,,既保障了测试覆盖的齐全性,,,,,又显著降低了对高端FT设备的依赖,,,,,实现了成本与质量的平衡。。。。。。。
2、双验证架构:FPGA规划与CPU规划互补协同
SLT测试环节选取FPGA测试板与CPU测试板双架构规划。。。。。。。其中,,,,,FPGA规划可直接对存储芯片物理地址进行底层节造,,,,,支持AC时序参数(如tCL、tWR、tRFC等)的实时动态调整,,,,,参数批改后无需沉启系统,,,,,测试效能高,,,,,尤其适应时序边际验证和算法调试。。。。。。。CPU规划则基于真实系统环境进行模拟验证,,,,,可能更切近现实利用场景,,,,,有效发现系统兼容性问题。。。。。。。两种架构互为补充,,,,,既保障了底层物理参数的可控性,,,,,又两全了上层利用场景的真实性。。。。。。。
3、可扩大设计:支持客户定造专用测试算法与场景
规划不仅内置了MarchC、Rowhammer、Data Retention等20余种通例存储测试算法,,,,,还充分思考了差距化利用需要。。。。。。????????突Э善揪葑陨硇酒鲂院屠贸【,,,,,定造专用测试算法或特殊测试用例。。。。。。。这种可扩大设计使得测试平台可能矫捷适配分歧客户、分歧产品的个性化验证需要,,,,,提升解决规划的通用性与适应性。。。。。。。
4、为客户创造主题价值
首先,,,,,在效能提升方面,,,,,SLT环节支持256颗芯片并行测试,,,,,大幅缩短了系统级验证周期;;;;;;;同时FPGA规划支持时序参数在线调整,,,,,预防了频仍沉启系统带来的功夫损耗,,,,,显著提升了调试与批量测试的效能。。。。。。。其次,,,,,在成本优化方面,,,,,通过将高速测试工作从FT阶段剥离至SLT环节,,,,,降低了对高端ATE设备的依赖性,,,,,使成熟芯片无需为冗余的高速测试能力支付额表设备成本,,,,,整体测试资源投入越发合理。。。。。。。最后,,,,,在质量保险方面,,,,,FPGA与CPU双测试架构实现了交叉验证,,,,,可能更有效地检出系统兼容性缺点;;;;;;;共同全温域(-40℃至125℃)下电压(±5mV精度)与电流(≤2mA精度)的精准实时监控,,,,,充分保险了芯片在各类极端工况下的持久靠得住性。。。。。。。
bb贝博艾弗森官方网站科技通过低速FT与高并SLT的深度协同,,,,,以工作沉构实现成本瘦身,,,,,以双架构并行使测试不留死角,,,,,以256路并行开释规模效能。。。。。。。用更经济的方式,,,,,守住每一颗芯片的品质底线。。。。。。。bb贝博艾弗森官方网站科技,,,,,正以求实创新之力,,,,,为存储产业链提供高性价比测试的新标杆。。。。。。。